Intel’s U.S. Advanced Packaging Enables Next-Generation AI Semiconductors

RIO RANCHO — Industri semikonduktor global kini bergeser dari ketergantungan pada satu chip berukuran masif menuju sistem komputasi yang lebih kompleks.

Intel memimpin transformasi ini melalui teknologi pengemasan tingkat lanjut atau advanced packaging yang dikembangkan di fasilitas mereka di Rio Rancho, New Mexico, Amerika Serikat.

Langkah ini krusial untuk memenuhi tuntutan daya otak yang belum pernah ada sebelumnya pada perangkat kecerdasan buatan (AI).

Inovasi Silicon Mosaic untuk AI

Fasilitas Fab 9 Intel di New Mexico kini menjadi pusat keunggulan teknologi pengemasan canggih.

Menurut manajer fasilitas tersebut, Katie Prouty, situs yang dulunya memproduksi wafer berukuran 6 inci pada era 1980-an, kini bertransformasi menjadi pemimpin domestik dalam merakit chip-chip khusus menjadi satu kesatuan yang kuat.

Pendekatan ini disebut sebagai silicon mosaic, di mana berbagai kepingan chip atau chiplets saling terhubung dalam satu paket masif.

Teknologi ini memungkinkan Intel melampaui batas retikel standar industri saat ini hingga 8 kali lipat. Bahkan, target perusahaan adalah meningkatkan skala tersebut hingga lebih dari 12 kali lipat pada tahun 2028. Strategi ini menjadi fondasi bagi Intel Foundry untuk menyediakan mesin AI tangguh yang mampu menangani beban kerja besar di pusat data modern.

Cara Kerja Teknologi Foveros

Salah satu inti dari proses di Fab 9 adalah penggunaan teknologi Foveros. Insinyur Utama di Fab 9, Chris Seibert, mengibaratkan proses ini seperti membuat pizza. Wafer silikon bertindak sebagai dasar atau kulit pizza, sementara berbagai chiplets berfungsi sebagai pelengkap atau topping.

Mesin khusus akan memasang komponen tersebut ke atas substrat, sebelum melalui tahap pemanggangan agar sistem tersambung secara permanen.

Proses ini dituntaskan dengan pengisian epoksi di bawah dan di sekeliling chiplets untuk memastikan struktur yang kokoh, sebelum akhirnya dipotong secara presisi menggunakan bilah pendingin air.

Keunggulan utama metode ini adalah fleksibilitas untuk menggabungkan berbagai desain chip dari node teknologi yang berbeda ke dalam satu wafer tunggal.

Efeknya nyata, perangkat seperti laptop bisa menjadi lebih tipis dan hemat baterai, karena sirkuit yang membutuhkan daya tinggi dapat ditempatkan pada node proses yang lebih efisien.